TP VHDL - FPGA / TP Réseaux industriels

Topic outline

• General
  

  General

  • Forum des nouvelles
• TP n° 01 (Par ARBAOUI Fayçal)
  

  TP n° 01 (Par ARBAOUI Fayçal)

  Comment utiliser le Protocole RS 232 pour faire communiquer deux machines via le port série.

  • Liaison Serie RS232 File
• TP n° 02 (Par ARBAOUI Fayçal)
  

  TP n° 02 (Par ARBAOUI Fayçal)

  Prise en main de Packet Tracer, outil de simulation de réseaux ( CISCO Networking Academy).

  • Intro Packet Tracer File
• TP n°03 (Par ARBAOUI Fayçal)
  

  TP n°03 (Par ARBAOUI Fayçal)

  Compréhension des fonctionnalités du Logiciel Packet Tracer par l'élaboration d'un Réseau de 04 PCs.

  https://drive.google.com/file/d/1lfnGP9y2xHgcgPVlUzR1uz11zfZcwrU2/view?usp=sharing

   
• TP n°04 (Par ARBAOUI Fayçal)
  

  TP n°04 (Par ARBAOUI Fayçal)

  Communication entre machines du même réseau et de réseaux différents sans passerelles et configuration de VLANs pour éviter l'inondation d'un réseau.

  
  

  https://drive.google.com/file/d/1nMEVVCUbzhqjfl2yi2o7Ugc-8TsDjmBZ/view?usp=sharing
• TP_1-2-3_FPGA-VHDL (par Allal LARBI)
  

  TP_1-2-3_FPGA-VHDL (par Allal LARBI)

  Cette partie du TP donne un résumé des étapes à suivre pour réaliser l'implémentation sur cible FPGA (Kit pédagogique du TP) d'un certain nombre de circuits logiques combinatoires à savoir :

  - TP N° 1 : Demi-aditionneur, Additionneur complet, .... (avec Architecture Flot de données)

  - TP N° 2 : Multiplexeur, Démultiplexeur, ..... (avec Architecture Comportementale)

  - TP N° 3 : Comparateur, Fonction Majorité, ..... (avec Architecture Structurelle)

  • TP_1-2-3 File
• TP_4-5_FPGA-VHDL (par Allal LARBI)
  

  TP_4-5_FPGA-VHDL (par Allal LARBI)

  Cette partie du TP résume les étapes de la procédure à suivre pour tester le fonctionnement d'un circuit logique combinatoire (Additionneur, Comparateur, ... etc), moyennant une Architecture de Test et utilisant l'éditeur Waveform du Logiciel Max+Plus-II de Altera.

  - TP N° 4 : Utilisation d'une architecture de test avec génération des stimuli par des instructions concurrentes et visualisation des chronogrammes des stimuli et des réponses.

  - TP N° 5 : Même travail, mais ici la génération des stimuli est assurée par un tableau de stimuli et un Process utilisant une boucle For .... Loop.

  • TP_4-5 File
• Topic 7
  

  Topic 7
• Topic 8
  

  Topic 8
• Topic 9
  

  Topic 9