DSP et FPGA

Topic outline

• General
  

  General

  • Forum des nouvelles
• Architecture et Périphériques des DSP
  

  Architecture et Périphériques des DSP

  1.   Présentation des différentes familles de DSP
  2.   Classification des DSP
  3.   Introduction de l'unité de calcul MAC (Multiply and ACcumulate)
  4.   Les mémoires internes (Architecture Harvard)
  5.   Présentation du jeu d'instructions de chaque unité de calcul (Architecture  RISC)
  6.   Les différents périphériques internes pour l'interfaçage avec le monde extérieur: (HPI, GPIO, McBSP, Timers, PLL…)

  • COURS 1 1 DSP FPGA 20 File
  • COURS 1 2 DSP FPGA 20 File
  • COURS 1 3 DSP FPGA 20 File
  • TD 1 DSP File
• Gestion de la mémoire
  

  Gestion de la mémoire

  1.   Présentation et intérêt de l'architecture Harvard
  2.   Mémoires internes (niveaux L1 et L2)
  3.   Mémoires externes (SRAM, Flash, DDRAM, ..)
  4.   Plan d'adressage des mémoires
  5.   Fichier *.cmd (organisation des sections)
  6.   Modes d'adressage
  7.   Technique de transfert par blocs
  8.   Organisation des données pour l'EDMA
  9.   Paramètres et options pour l'EDMA
  10.  Exemple de transfert de données

                                     

  • COURS 2 1 DSP FPGA 20 File
  • COURS 2 2 DSP FPGA 20 File
  • TD2 DSP File
• Gestion des entrées-sorties
  

  Gestion des entrées-sorties

  1. La technique de scrutation (Polling) et la technique d'interruptions
  2. Les interruptions (les sources d'interruptions, les interruptions matérielles et logicielles, le vecteur d'interruptions, le traitement d'interruptions)
  3. Programmation d'interruptions (exemples)

  • COURS 3 1 DSP FPGA 20 File
  • TD polling interrupt File
• Implémentation d'algorithmes sur DSP
  

  Implémentation d'algorithmes sur DSP

  1. Représentations des données en numérique (Représentation en virgule fixe, La représentation en virgule flottante)
  2. L'adéquation algorithme-architecture
  3. Implémentation de l'opération de filtrage numérique (RII ou RIF) sur DSP (adressage circulaire)
  4. Implémentation de la FFT sur DSP (Adressage inversé)

  • COURS 4 1 DSP FPGA 20 File
  • TD representation nombres File
• Introduction à l’architecture des FPGA
  

  Introduction à l’architecture des FPGA

  1. Réseaux logiques programmables (PLA, PLD, CPLD, FPGA)
  2. Architecture générale des FPGA
  3. Blocs logiques programmables (CLB)
  4. Cellules d'entrées/sorties
  5. Canaux de routage
  6. Blocs de mémoire intégrée
  7. Exemples de constructeurs Altera et Xilinx 
  8. Applications

  • COURS 5_1 DSP FPGA 20 File
  • COURS 5_2 DSP FPGA 20 File
  • COURS 5_3 DSP FPGA 20 File
  • COURS 5_4 DSP FPGA 20 File