# Formation Automatique et Informatique Industrielle

Master 1 S2

Matière: Systèmes Embarqués et Systèmes

Temps Réel SE-STR

Par: ATOUI Hamza

## Plan du cours

- Les principales périphériques de PIC16F84A:
  - Les ports I/O.
  - Le TIMERO.

 Le rôle des ports I/O est d'assurer l'interaction avec notre environnement soit en lecture ou en écriture.


 L'électronique des I/O est une circuiterie à base de bascules et des buffers à 3 états.


# Les PORTS I/O

- Comment utiliser ses éléments pour construire un port I/O ???
- Cahier des charges :
  - Une PIN peut être configurer soit en entrée ou en sortie.
  - Si la PIN est en sortie, donc elle garde son état jusqu'à la prochaine mise à jour.
  - Si la PIN est en entrée, donc elle donne l'état de la PIN en cours au moment de la lecture.

# Les PORTS I/O

Solution en générale :
 Solution de MICROCHIP :






- Le PIC18F84A Possède 13 lignes I/O, 5 pour le PORTA et 8 pour le PORTB.
- On peut configurer chaque ligne individuellement soit en entrée ou bien en sortie à travers les registres TRISA et TRISB.
- Chaque port possède 2 registres :
  - -PORTA PORTB pour la communication I/O
  - TRISA, TRISB pour configurer les lignes I/O.

- Le PORTA se trouve dans la BANKO à l'offset 05 (ADR9 = 005h).
- Le TRISA se trouve dans la BANK1 à l'offset 05 (ADR9 = 085h).




#### **Exemple de configuration du PORTA**




Les Lignes RA4,RA1 et RA0 sont en entrée

Les Lignes RA3 et RA2 sont en sortie


#### **BLOCK DIAGRAM OF PIN RA4**



#### BLOCK DIAGRAM OF PINS RA3:RA0



# Attention à ligne RA4 (Ligne Drain Ouvert)



La broche RA4 possède une sortie de type drain ouvert. Cela veut dire qu'elle ne peut pas fournir de courant. Par contre, elle peut en consommer

#### PORTA FUNCTIONS

Name	Bit0	Buffer Type	Function
RA0	bit0	TTL	Input/output
RA1	bit1	TTL	Input/output
RA2	bit2	TTL	Input/output
RA3	bit3	TTL	Input/output
RA4/T0CKI	bit4	ST	Input/output or external clock input for TMR0. Output is open drain type.


Legend: TTL = TTL input, ST = Schmitt Trigger input

#### SUMMARY OF REGISTERS ASSOCIATED WITH PORTA


Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on Power-on Reset	Value on all other RESETS
05h	PORTA	_	: <u> </u>	_	RA4/T0CKI	RA3	RA2	RA1	RA0	x xxxx	u uuuu
85h	TRISA		122		TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	1 1111	1 1111

Legend: x = unknown, u = unchanged, - = unimplemented, read as '0'. Shaded cells are unimplemented, read as '0'.

- Le PORTB se trouve dans la BANKO à l'offset 06 (ADR9 = 006h).
- Le TRISB se trouve dans la BANK1 à l'offset 06 (ADR9 = 086h).




#### Exemple de configuration du PORTB



Les Lignes RB7:RB3 sont en entrée

Les Lignes RB2:RB0 sont en sortie


#### BLOCK DIAGRAM OF PINS RB3:RB0



Note 1: TRISB = '1' enables weak pull-up (if RBPU = '0' in the OPTION REG register).

I/O pins have diode protection to VDD and Vss.

#### BLOCK DIAGRAM OF RB7:RB4 PINS




Note 1: I/O pins have diode protection to VDD and Vss.

2: To enable weak pull-ups, set the appropriate TRIS bit(s) and clear the RBPU bit (OPTION REG<7>).


- D'après le diapo précédent, vous remarquez que si la pin est configurée en entrée, MICROCHIP donne une possibilité d'activer ou désactiver une résistance PULL-UP par le moyen du bit 7 (RBPU) de registre OPTION\_REG.
  - RBPU ← 1 : PULL-UP désactiver.
  - − RBPU ← 0 : PULL-UP activer.
  - N.B: la valeur du bit RBPU au RESET est « 1 », donc le PULL-UP est désactivé par défaut au démarrage.

- Le PORTB est un port capable de générer deux demandes d'interruptions sont:
- Par une détection d'un franc (EDGE) sur la pin RBO/INT (RISING ou FALLING selon la configuration).
- Par un changement de l'état des pins RB7:RB4

## Mécanisme de l'interruption INT/RB0



# Mécanisme de l'interruption RB



#### PORTB FUNCTIONS

Name	Bit	Buffer Type	I/O Consistency Function							
RB0/INT	bit0	TTL/ST <sup>(1)</sup>	Input/output pin or external interrupt input. Internal software programmable weak pull-up.							
RB1	bit1	TTL	Input/output pin. Internal software programmable weak pull-up.							
RB2	bit2	TTL	Input/output pin. Internal software programmable weak pull-up.							
RB3	bit3	TTL	Input/output pin. Internal software programmable weak pull-up.							
RB4	bit4	TTL	Input/output pin (with interrupt-on-change). Internal software programmable weak pull-up.							
RB5	bit5	TTL	Input/output pin (with interrupt-on-change). Internal software programmable weak pull-up.							
RB6	bit6	TTL/ST <sup>(2)</sup>	Input/output pin (with interrupt-on-change). Internal software programmable weak pull-up. Serial programming clock.							
RB7	bit7	TTL/ST <sup>(2)</sup>	Input/output pin (with interrupt-on-change). Internal software programmable weak pull-up. Serial programming data.							

Legend: TTL = TTL input, ST = Schmitt Trigger.

Note 1: This buffer is a Schmitt Trigger input when configured as the external interrupt.

2: This buffer is a Schmitt Trigger input when used in Serial Programming mode.

#### SUMMARY OF REGISTERS ASSOCIATED WITH PORTB


Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on Power-on Reset		Value on all other RESETS	
06h	PORTB	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0/INT	XXXX	XXXX	uuuu	uuuu
86h	TRISB	TRISB7	TRISB6	TRISB5	TRISB4	TRISB3	TRISB2	TRISB1	TRISB0	1111	1111	1111	1111
81h	OPTION_REG	RBPU	INTEDG	TOCS	TOSE	PSA	PS2	PS1	PS0	1111	1111	1111	1111
0Bh,8Bh	INTCON	GIE	EEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF	0000	000x	0000	000u

Legend: x = unknown, u = unchanged. Shaded cells are not used by PORTB.

### Le TIMERO

- C'est un module Temporisateur/compteur libre contient les caractéristiques suivantes:
  - Taille: 8bits
  - Accessible en lecture/écriture.
  - Pré-diviseur (PRESCALER) programmable sur 8bits
  - Source d'horloge sélective Interne/Externe.
  - Génère une interruption au moment de débordement (passage de 0xFF vers 0x00).
  - Franc d'incrémentation sélectif pour la source d'horloge externe.

# Synoptique du TIMERO



**CLOCK SOURCE** 

**PRESCALER** 

**SYNCHRONIZATION** 

TMR0 REGISTER
And
TMR0 FLAG

## Structure de registre OPTION\_REG

R/W-1

R/W-1

R/W-1

R/W-1

PS<sub>0</sub>

bit 0

R/W-1

#### **OPTION REGISTER (ADDRESS 81h)**

R/W-1

R/W-1

R/W-1

101

110

111

	RBPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1						
	bit 7	•											
bit 7	RBPU: PO	RTB Pull-up	Enable bit										
		B pull-ups a											
	<ul> <li>PORTB pull-ups are enabled by individual port latch values</li> <li>INTEDG: Interrupt Edge Select bit</li> </ul>												
bit 6	INTEDG: Interrupt Edge Select bit 1 = Interrupt on rising edge of RB0/INT pin												
		SOUTH AND CHARACTER STORY	CONTRACTOR OF STREET STREET STREET	A CONTRACTOR OF THE PARTY OF TH									
	o = Interrupt on falling edge of RB0/INT pin												
bit 5	T0CS: TMR0 Clock Source Select bit												
	1 = Transition on RA4/T0CKI pin 0 = Internal instruction cycle clock (CLKOUT)												
laif A			MACHINE CONTRACTOR AND AND	54.50									
bit 4		R0 Source E			UTOOM sin								
		nent on high- nent on low-t											
bit 3		caler Assign	•	ador on to	in room pin								
		aler is assigr		DT.									
		aler is assigr			e								
bit 2-0	PS2:PS0:	Prescaler Ra	ate Select bi	ts									
	Bit Value	TMR0 Rate	WDT Rate										
	000	1:2	1:1										
	001 010	1:4	1:2 1:4										
	011	1 : 8 1 : 16	1:8										
	100	1:32	1:16										

1:64

1:256

1:128

### Le TIMERO

- D'après le registre OPTION\_REG, on peut diviser l'horloge de TMR0 sur 2 jusqu'à 256
- Le pré-diviseur est un registre sur 8 bits inaccessible ni en lecture/écriture.
- Le CPU MID-RANGE fait un effacement automatique de pré-diviseur si le registre TMR0 est la destination (cette limite va créer un problème par la suite).
- Si le TMRO passe de la valeur 255 vers 0 (débordement), ce dernier génère une demande d'interruption pour informer le CPU que le cycle du comptage est terminé.

## Le TIMERO

#### REGISTERS ASSOCIATED WITH TIMER0

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on POR, BOR	Value on all other RESETS		
01h	TMR0	Timer0	Timer0 Module Register								uuuu uuuu		
0Bh,8Bh	INTCON	GIE	EEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF	0000 000x	0000 000u		
81h	OPTION_REG	RBPU	INTEDG	TOCS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111		
85h	TRISA		-	_	PORTA	Data Dire	ection Re	1 1111	1 1111				

Legend: x = unknown, u = unchanged, - = unimplemented locations read as '0'. Shaded cells are not used by Timer0.